边缘 AI 芯片厂商深挖：ST · Espressif(ESP) · AMD

调研日期：2026-10-25（Asia/Shanghai）
范围：官方 Model Zoo、软件栈、数据集入口、上板路径、许可与电力/工业相关现成能力
方法：官方文档 / GitHub / Component Registry / Hugging Face 实证检索；未公开入口处注明「未找到公开入口」
关联总表：边缘AI开源模型与数据集行业调研

文首：三家对比

一、STMicroelectronics（STM32）

1. 产品线与典型开发板

统一入口：ST Edge AI Suite · 文档中心：ST Edge AI Docs

2. 软件栈

输出格式： 主要为 优化 C 源码 / 静态库，集成进 STM32CubeIDE / IAR / Keil；N6 上算子映射到 Neural-ART，不支持的回落 CPU。

3. Model Zoo 细目（v4.x，含 PyTorch）

仓库需 git-lfs。Use case 目录（2026-10 实证）：

Release 4.0/4.1 亮点：PyTorch IC/OD、混合精度 W4A8、AFD / Face Detection / ReID、YOLO26、AED 上 STM32U3、STEdgeAI Core v4.0。

4. 官方 / 推荐数据集

5. 从 0 到上板（最短路径，约 7 步）

1. 选定靶点：时序/AFCI → U5/G4 + NanoEdge 或 AFD Zoo；视觉 → STM32N6570-DK。
2. 安装 STM32CubeIDE、STM32Cube AI Studio（或 Edge AI Core CLI）、CubeProgrammer。
3. git lfs install && git clone stm32ai-modelzoo 与 services（同级目录）。
4. 取现成 INT8（如 MobileNetV2 α=0.35 128 或 YOLO11n）或用 Services 在自有数据上微调/量化。
5. Studio 导入 .tflite/.onnx → 选 N6/U5 → 生成 Application / 网络 C 文件。
6. CubeMX 配外设（N6：XSPI/XIP、NPU 权限、摄像头 CSI）；编译烧录。
7. 板端对拍精度与延迟；OTA/日志自建。可选：Developer Cloud 无板先 benchmark。

AFCI 专用路径： 采电流 → NanoEdge 分类工程 → 生成库链进 G4；或用 Zoo st_dense/st_conv + Cube AI。

6. 许可与坑

• X-CUBE-AI 已退役：新项目用 Cube AI Studio / Core ≥ v3。
• NanoEdge：生成库在 STM32 上免费商用；非 ST Cortex-M 量产需向 ST 申请；库本身非开源权重。
• YOLO 系列：Zoo 明确外链 stm32-hotspot/ultralytics 有独立许可证（常涉 AGPL），商用必审。
• 各 use case 有独立 LICENSE.md BOM。
• N6：权重常放外部 NOR，XIP 配置易踩坑；算子不支持则回落 CPU，延迟骤升。
• Model Zoo 大文件依赖 git-lfs；漏装会拿到空指针文件。

7. 电力 / 工业相关（单独标出）

二、Espressif（ESP32-S3 / P4）

1. 产品线与典型开发板

芯片侧：S3 带向量指令；P4 算力/内存更宽裕。无独立 TOPS 级 NPU，靠 CPU+PIE/SIMD + 量化模型。

2. 软件栈

输出格式： .espdl 模型 + C++/C API 组件；Flash / PSRAM / SD 可选存放；menuconfig 选模型。

3. Model Zoo 细目（esp-dl models/，2026-10）

量化：默认 INT8；自 2026 中起支持 w8a16；P4 上 Conv/Gemm 可 per-channel（需 esp-ppq≥1.2.10、esp-dl≥3.3.1）。可视化：.espdl 可在 Netron 打开。

语音（esp-sr，独立于视觉 Zoo）：

• WakeNet9 / 9l / 9s / 10 / 10s：唤醒词；9s/10s 覆盖无 PSRAM / 无 PIE 的 C3/C5/C6 等；多语种（中英日法德西葡俄等，以文档为准）。
• MultiNet5/6/7：离线命令词，最多约 300 条中/英；S3 多版本，P4/S31 以 mn7 为主。
• AFE：AEC、VAD、DOA、GSC beamforming（P4 文档更全）。

4. 数据集

校准集：量化教程要求用户自备代表数据；官方教程：quantize YOLO11n、AutoQuant。

5. 从 0 到上板（约 6～7 步）

1. 安装 ESP-IDF ≥ 5.3，选目标 esp32s3 或 esp32p4。
2. 准备板：S3-EYE（视觉）或 Korvo-2（语音）或 P4 EV（OCR/重模型）。
3. 视觉：idf.py create-project → idf_component.yml 添加如 espressif/coco_detect；或 clone esp-who / esp-dl examples/yolo11_detect。
4. idf.py menuconfig：模型分区、PSRAM、摄像头引脚。
5. idf.py build flash monitor，先跑通官方 demo。
6. 自有模型：导出 ONNX → esp-ppq 量化为 .espdl → 替换组件模型（先查 operator_support_state）。
7. 语音：idf.py add-dependency "espressif/esp-sr^2.6.0"，menuconfig 选 WakeNet/MultiNet，烧 model 分区。

6. 许可与坑

• esp-sr LICENSE：允许在 Espressif 产品上使用的许可文本（GitHub 标 Other），不是宽松 Apache/MIT 意义上的「任意 MCU 可用」；量产前法务确认。
• Flash/PSRAM：YOLO11n 级模型强烈依赖 PSRAM；分区表与模型存放位置配错会启动失败。
• 算子：不在 support list 的层无法加速，需改网络或自己实现（有 espdl-operator skill）。
• P4 OCR 示例当前绑定 P4；S3 上强行移植需自测。
• 旧 esp-who 分支与新 esp-dl API 不兼容，跟当前 master/文档走。

7. 电力 / 工业相关

三、AMD（Vitis AI 嵌入式 + Ryzen AI PC）

AMD 边缘 AI 需拆成 两条产品线，勿混用工具链。

A. 嵌入式：Vitis AI + DPU / Versal NPU

1. 产品线与板卡

文档：Vitis AI UG1414（2026-08 标注 6.2）· 旧版流程说明仍以 Vitis AI 3.5 Model Zoo 最细。

2. 软件栈

• Vitis AI（量化器 vai_q_pytorch / vai_q_tensorflow、编译器、Runtime VART）
• Vitis AI Library（高层 C++ API，检测/分类等）
• 输出：.xmodel（DPU）或新版 snapshot；INT8 为主
• 仓：Xilinx/Vitis-AI · model_zoo/model-list · downloader.py
• Copyleft Model Zoo：YOLO 等互惠许可训练代码单独仓，与主 Zoo 分离

3. Model Zoo 细目（Library / 3.5 列表仍广泛引用；6.2 文档续维）

按任务归类（完整表见 UG1354 Models Supported 与 model-list）：

命名惯例：F_M_(D)_H_W_(P)_C_V（框架_模型_数据集_高_宽_剪枝_算力_版本）。下载：python3 model_zoo/downloader.py → 输入如 tf resnet → 选 ZCU104/KV260 等。

4. 数据集

Zoo 标注的公开集包括：ImageNet、COCO、VOC、KITTI、nuScenes、BDD、KiTS19、AudioSet 相关任务等（以各模型 yaml/readme 为准）。压缩包内常有 data/ 目录约定；部分因许可不含预训练权重，仅给结构与脚本。

5. 上板最短路径（嵌入式）

1. 选板（入门常 KV260 或 ZCU104）。
2. 装对应 Vitis AI 版本 Docker / 工具（版本与板卡 强绑定）。
3. downloader.py 拉目标 board 的量化包。
4. SD 卡刷官方镜像，VART 跑 samples。
5. 自有模型：PyTorch/TF → 量化 → 编译 xmodel → 替换。
6. 生产：锁定 DPU 配置与时钟，做吞吐/延迟压测。

B. PC：Ryzen AI Software（NPU）

1. 硬件

带 NPU 的 Ryzen AI 笔记本/迷你主机（Phoenix / Hawk Point / Strix 等世代；以 Ryzen AI Software Hub 兼容列表为准）。

2. 软件栈

• 安装：Installation（NPU 驱动 + ryzen-ai-*.exe → Conda）
• 运行时：ONNX Runtime + VitisAIExecutionProvider
• 量化：AMD Quark（INT8 / A8W8 / A16W8 等）· Quark for Ryzen AI
• 推荐 ONNX opset 17；不支持算子自动回落 CPU

3. 模型列表（Ryzen AI 1.8 LLM 等）

官方 1.8 LLM-based Model List 含（节选）：

• LLM：Llama-3/3.1/3.2（1B～8B）、Mistral-7B、Phi-3.5/4-mini、Qwen2.5 0.5B～7B、Qwen3 1.7B/4B/8B、SmolLM2-135M、Hunyuan 系列等
• 变体：hybrid（prefill NPU + decode GPU）、full-optimized（约 4K）、long-context（≤16K）
• VLM / 其他：gemma-3-4b-it、Qwen3-VL-4B、VideoChat-Flash、embeddinggemma、translategemma、neutts TTS 等

Hugging Face：amd 组织 collections（如 Ryzen AI 1.8.0 NPU 4K/16K、Hybrid、Whisper NPU ONNX、SD 等）。CNN 类预优化 ONNX 见 Hub 文案中的 AMD NPU Hugging Face collection。

4. 上板（PC）最短路径

1. 确认机器在 Ryzen AI 支持列表，装 NPU 驱动。
2. 安装 Ryzen AI Software 1.8.x，激活 Conda env，跑 quicktest.py。
3. 从 HF 拉预编译/预量化模型，或 ONNX + Quark 量化。
4. InferenceSession(..., providers=['VitisAIExecutionProvider'])。
5. 首跑编译缓存 EP context；再测延迟与 NPU 占用。

6. 许可与坑（AMD 合计）

• Zoo 中标注 Non-Commercial Use Only 的模型必须遵守 AMD 附加协议。
• Copyleft（如部分 YOLO 训练码）与 Apache 主仓分离，商用审查。
• 版本绑定极强：3.5 的 xmodel 不能假设直接跑在 6.2 Versal 流；Ryzen EP 与嵌入式 VART 不是同一套 API。
• FPGA：比特流、DPU 配置、设备树任一不匹配即失败；学习曲线陡。
• Ryzen：目前主路径 Windows；算子不全则静默切 CPU，需看 EP 日志。

7. 电力 / 工业相关

文末：选型建议

电力巡检落地组合（务实）：
- 传感/保护：ST G4/U5 + AFCI/振动；
- 低成本枪机周界：ESP S3 行人/YOLO；
- 表计：P4 OCR 或上级网关 OCR；
- 站端多路与报告生成：AMD DPU 盒或 Ryzen AI 工控机。

补充：部署与电力场景落地笔记

版本与兼容（写进 BOM 的那些钉子）

三家共同教训是「工具链版本绑死板卡与模型文件」。实践上建议在仓库里固定：

• ST：记录 ST Edge AI Core 大版本（Zoo 4.1 对应 Core v4.0）、CubeIDE、CubeProgrammer；N6 工程是否 XIP、外置 Flash 型号。YOLO 权重若来自 stm32-hotspot，单独记许可证与 commit。
• ESP：记录 ESP-IDF 分支（≥ release/v5.3）、esp-dl / esp-ppq / 各模型组件 semver、是否 per-channel（P4）。换芯片（S3↔P4）必须重新量化，不能假设同一 .espdl 满速双端跑。
• AMD：嵌入式写明 Vitis AI 3.5 还是 6.2、DPU/NPU IP、目标板（KV260/ZCU104/VEK280）；PC 端写明 Ryzen AI Software 1.8.x、NPU 世代与 hybrid/full-optimized/long-context 变体。xmodel 与 Ryzen ONNX 互不通用。

内存与存储现实约束

• ST Cortex-M：HAR/AFD 往往只需数 KiB～数十 KiB；Yamnet-256 约 130K 参数可上 U5，Yamnet-1024（约 3.2M）指向 N6。视觉 YOLO11n 级基本锁定 N6 + 外存。
• ESP：检测类模型优先规划 PSRAM 与 model 分区；语音模型走独立 model 分区，menuconfig 选错会表现为「能编译不能唤醒」。
• AMD DPU：关注输入分辨率与 GOPs 列（Zoo 文件名自带）；Ryzen 侧首次 session 编译耗时，要做缓存与 EP context 落盘。

电力行业「现成 vs 要自训」速查

未找到公开入口（诚实清单）

• ST AFCI 量产开发板原理图/BOM：案例页未公开；社区称板卡推进中。
• ESP 官方电弧/振动 Model Zoo：无。
• AMD 官方 AFCI / 电力表计专用包：无。
• 三家均 无「开箱即用的电力全场景端到端套件」；均为通用模型 + 行业数据。

与飞书总文档的关系

本文是总调研中「按芯片供应商」章节的 ST / ESP / AMD 深挖版，路径：

/workspace/research/edge-ai-vendor-deepdive-st-esp-amd.md

行业侧公开数据集与非这三家的 Zoo（NVIDIA TAO、Intel OpenVINO、Rockchip RKNN、Hailo 等）仍以飞书文档为准。下一步若继续深挖，建议优先级：NVIDIA Jetson/TAO → Intel OpenVINO → Rockchip/Hailo。

主要参考链接（实证）

• ST Model Zoo：https://github.com/STMicroelectronics/stm32ai-modelzoo
• ST Services：https://github.com/STMicroelectronics/stm32ai-modelzoo-services
• ST Edge AI Docs：https://dev.st.com/edge-ai-docs/general/latest/en/index.html
• ST AFCI 案例：https://www.st.com/content/st_com/en/st-edge-ai-suite/case-studies/direct-current-arc-faults-detection.html
• esp-dl：https://github.com/espressif/esp-dl
• esp-dl models README：https://github.com/espressif/esp-dl/blob/master/models/README.md
• esp-who / esp-sr：https://github.com/espressif/esp-who · https://github.com/espressif/esp-sr
• Vitis AI Model Zoo 说明：https://xilinx.github.io/Vitis-AI/3.5/html/docs/workflow-model-zoo.html
• Vitis AI Library 模型表：https://docs.amd.com/r/en-US/ug1354-xilinx-ai-sdk/Models-Supported-by-Vitis-AI-Library-v3.5
• Ryzen AI Hub：https://www.amd.com/en/developer/resources/ryzen-ai-software.html
• Ryzen AI 1.8 LLM 列表：https://ryzenai.docs.amd.com/en/latest/llm_list.md

全文完。如需把本节同步进飞书总文档或继续深挖 NVIDIA / Intel / Rockchip / Hailo，可指定下一家。